



1

TaichuPix3: 一款用于CEPC顶点探测器的快速读出 CMOS像素探测器芯片设计

魏晓敏(西北工业大学)

on behalf of CEPC MOST2 vertex detector design team

第三届全国辐射探测微电子学术交流会 2023年 10月

内容概要

□需求分析
□芯片设计
□仿真与测试
□总结与展望

CEPC顶点探测器及像素探测器需求



像素探测器的需求

□ 高空间分辨率: ~3µm

- □ 高事例率: 3种能量(240 GeV、160 GeV、90 GeV)分别对应 3.5M、11M、10M hits/cm²·s 以及 Spacing time 680ns、210ns、25ns
- □ 低物质量、低功耗: 50mW/ cm²

□ 抗辐射等

Schematic View of CEPC Vertex detector

R (mm)

16

18

37

39

58

60

Layer 1

Layer 2

Layer 3

Layer 4

Layer 5

Layer 6



Baseline design parameters of CEPC vertex detector

 $|\cos\theta| \sigma(\mu m)$

2.8

6

4

4

4

4

0.97

0.96

0.96

0.95

0.91

0.90

 $|z| \, (\mathrm{mm})$

62.5

62.5

125.0

125.0

125.0

125.0

Ref: CEPC Conceptual Design Report, Volume II

研究现状

- □ 自2015年,针对不同目标已经研发了JadePix系列、CPV系列,研究了不同结构和工艺的探测器 以及不同读出方式。
- □ 2019年, TaichuPix系列研发,目标是用来进行ladder以及prototype的设计分析, TaichuPix1和 TaichuPix2进行了全功能和读出架构验证, TaichuPix3面向大阵列、全功能、工程批流片设计。



CPS chips for CEPC Vertix detector

TaichuPix3设计指标

全阵列、全功能,用于顶点探测器原型机研究

- □ 像素阵列: 512×1024
- □ 像素尺寸: 25 µm
- □ 数据率*: 120M pixels/s·chip (3.84Gbps/chip)
- □ 支持trigger和triggerless两种模式*
 - □ Triggerless读出速度 4.48Gbps
 - □ Trigger读出速度 160Mbps
- □ 像素读出:
 - □ 读数周期: 50ns (列级读出死时间 500ns)
 - □ 响应时间匹配25ns/BX
- □ 功耗: 200mW/cm²
- * Estimation condition:
- 1) The chip sensing active area is 3.2768 cm^2 (1024*512 pixel array, 25 µm pixel pitch),
- 2) The cluster size is 3 pixels.
 - Each hit pixel is recoded with 32 bits (Timestamp: 8 bits, pixel address: 19 bits).
- 3) The trigger latency is supposed $3\sim 6 \ \mu s$, and the average trigger rate is 50 kHz.



Simulation: Detection Efficiency vs. Deadtime

TaichuPix3芯片结构及功能



Block Diagram of TaichuPix3

3 像素阵列 1024x512

- □ 双列读出
- □ 全功能可配置可测试
- □ 外围读出
 - 所有双列并行读出,同时进行数据压缩, 然后存入一级FIFO(FIFO1)
 - □ FIFO1输出后trigger match
 - □ FIFO2缓冲trigger数据并匹配接口速度
- □ 丰富的读出接口
 - □ Trigger模式: 160Mbps
 - □ Triggerless模式: 4.48Gbps
 - □测试模式:慢控制时钟读出
- □ 完整的功能
 - □ 集成片上DAC、PLL&SERDES
 - □ 设计了多种芯片Debug及测试功能
 - □ 支持Scan Chain测试及存储器BIST

像素模拟前端设计



RESET

Simulation results

像素数字读出设计

有限面积内,实现完整的功能,支持像素mask,支持Dpulse、Apulse进行测试;读出周期50ns。 □ 采用FEI3中的优先级控制,然后直接编码仅输出击中像素的行地址;

□ 像素内不记录时间信息,输出FASTOR,列级记录时间戳(采用时间窗口匹配)。



Readout logic and Timing in a Dcol

TaichuPix外围读出设计



Block diagram of peripheral readout

双列:实时数据压缩读出

双列地址按优先级仅读出非零地址,送入一级FIF0前对进行数据压缩读出, 减少需要读出的数据量,从而提高芯片读出速度。

<u>策略</u>: 临近的地址压缩成一个数据包, 仅记录首地址, 压 缩范围内其他地址用0/1表示。

<u>面积开销:</u>

- □ 增加一级LATCH
- □ 增加压缩编码
- □ 控制逻辑复杂

<u>速度开销</u>:

- Taichupix3中使用两个时钟周期处理一个地址,因 为像素读出时两个时钟周期输出一个地址,充分利 用了这个时间,没有额外开销。
- □ 其他情况需要重新考虑





Timing in Dcol reader

32列: 共享FIFO树设计

- TaichuPix1方案: 每个双列独享FIFO
- □ 每列12个(4个hit)
- □ 共384个存储单元
- <u>TaichuPix2/3方案:共享FIFO树</u>
- □ 280个存储单元
- □ 每列8.7 (平均)-52 (最大) 个
- □ 交叉存储,减少cluster引起的临近列访问冲突





- □ 优点: 能接受更高注量, 面积减小(外围电路整体高度从1.3mm降至1.1mm)、时钟线负载降、功耗降低
- □ 代价:逻辑控制复杂度增加

芯片读出系统建模仿真



(a)不同团簇大小的压缩率(b)使用压缩读出前后读出速度的变化(c)不同FIFO结构可接受的击中比例 Taichupix仿真分析(图(b)和(c)中cluster size均值为3)

芯片测试

□ 芯片尺寸: 15.9mmx25.7mm

□ 像素阈值和噪声:

- Threshold: ~215e⁻
- Noise: FPN 43e⁻, random ~12e⁻
- □ 激光测试: Sensor+ pixel analog + pixel digital
 + periphery readout + data interface 功能正常
- □ 响应速度测试: APULSE输入, 统计输出的Timestamp
 - Time walk: ~60-95ns
- □ 功耗: 89-164 mW/cm² (不同Bias) @ Clk: 40 MHz & Serdes: 160Mbps





束流测试@DESY

□ Telescope tested in Dec. 2022

Telescope with 6 PCBs

□ Prototype tested in April 2023



Prototype (6 ladders, 4chips/ladder)



Hitmap



Hit maps on Prototype

□ 测试结果

- 分辨率: 可达5um以下
- 探测效率~99%
- 稳定性有待提高

<u>Prototype的分辨率和探</u> 测效率略低于Telescope。



Resolution of Prototype



the prototype

总结

- □介绍了TaichuPix3的设计指标和实现方式,通过快速读出的像素设计和高速外围读出逻辑实现高数据率大阵列像素芯片的读出。
- □通过建立粒子图像模型,分析不同粒子注入条件下电路的工作情况,结果 表明实时数据压缩和共享缓存有助于芯片进行快速数据读出。
- □ 探测器原型测试结果表明TaichuPix3的空间分辨率可达5µm, 探测效率 ~99%。

展望

- □ 全功能测试,如最大数据率测试、Trigger模式测试等
- □ 系统稳定性研究
- □ 功耗优化

感谢各位!



□单芯片测试压缩功能正常,初步统计了数据的可压缩情况,大批量数据分析及实用性还有待进行。



TaichuPix3芯片在90Sr辐照下各压缩码出现的概率

17

Cluster size vs. threshold

Sectors	Front-end design features
S1	Reference design, inherited from TaichuPix-1
S 2	PMOS in independent N-wells
S3	One transistor in an enclosed layout
S4	Increased transistor size to reduce the threshold dispersion



DAC code of ITHR

TaichuPix2芯片在⁹⁰Sr辐照下测试

Data match in trigger mode



In order to reduce the pixel area, the timestamp is only recorded in Dcol level. Uncertain of the timestamp is considered in the trigger discriminating logic.

21st iWoRiD weixm@nwpu.edu.cn

Data match in trigger mode

Register control of trigger parameters:

TRIGGER_LATENCY: 0-6 µs (8-bit register)

=> Only the data in recent 6 μ s are stored; the old data is discarded.

TRIGGER_UNCERTAIN: 0-175 ns with step of 25 ns (3-bit register)



Example of setting trigger latency and trigger uncertain

Example: Suppose the trigger signal comes at 6 μ s, and users wants to acquire the hits from 2.925 μ s to 3.075 μ s, then we should set TRIGGER_LATENCY as 8'd 123 (123*25 ns = 3.075 μ s), and TRIGGER_UNCERTAIN as 3'b110 (6*25 ns = 0.15 μ s).

2023/10/22

21st iWoRiD weixm@nwpu.edu.cn