

基于国产55nm工艺高压CMOS像素探测器芯片

COFFEE3的设计研发

周扬 (IHEP)



- ▶ 设计思路:
 - 工艺条件
 - 读出构架
 - 关键性能仿真结果
 - 挖掘先进工艺节点的优势
- ▶ 总结、展望、致谢





研发驱动: 高能物理实验上的粒子径迹探测器的需求



◆ 中国主导提出的环形正负电子对撞机(CEPC)上的内 层径迹探测器



◆ 欧洲大型强子对撞机LHC上的探测器LHCb上游径迹探测器 (UP)下一步升级任务,以满足运行亮度提升近1个数量 级后的测量需求;

2025.7.17

两个应用基准技术方案均为:单片集成高压CMOS像素探测器

- 共性需求:提供 ns量级的时间分辨(精确标记23ns/25ns间隔的粒子对撞ID),单方向约[~]10μm的位置分辨,<200mW/cm²的功耗支出;
- 差异: CEPC 对芯片低功耗设计的要求更高; LHCb UP 对芯片高hit density的处理能力要求更高

2

单片集成高压CMOS像素探测器



单像素剖面图

单芯片示意图:灵敏区占比>90%

2025.7.17

基于半导体芯片产业界 CMOS工艺平台:利用Deep n-well和Psub形成的二极管收集信号,就近放大、模数转换、数据压缩、打包等处理后发送到芯片外部。信号收集极可承受数十到上百伏高压、从而获得较大的耗尽深度:有利于快速的信号收集并具有较好的抗辐照性能(NIEL);

HV-CMOS像素径迹探测器研发现状





COFFEE系列芯片研究目标

---- CMOS SENSOR IN --FIFTY-FIVE NM PROCESS

2025.7.17

在高压CMOS像素探测器这个技术方向,COFFEE*系列率先且是仍是国际上唯一在100nm以下工艺节点研发的高压CMOS系列 芯片,需要面对众多未知和不确定因素。截止目前,我们在国产55nm HV CMOS工艺线上完成了两次MPW流片:

- -COFFEE2:聚焦于工艺特性摸索和技术路线验证;
- -COFFEE3:聚焦于读出电路构架和核心电路性能验证;

COFFEE3的设计和测试结果也将回答在这个研发路径上的更多关键问题,为最终获得全尺寸全功能的探测器芯片,做好铺垫。

*COFFEE is the name of a series of CMOS pixel sensOrs in Fifty-FivE nm procEss.





COFFEE2 验证结果概要

商用55nm HVCMOS工艺可行性验证:

- 传感器特性: 击穿电压 $^{\sim}$ -70V for regular resistivity wafer (10 Ω cm)
- 像素内电子学:模拟前放和比较器测试结果与仿真基本吻合;
- 传感器+像素内模拟前放:清晰的 laser/ 55Fe / 90Sr 源响应;
- 漏电流: 辐照前 ~10pA/pixel to ~1nA /pixel ($10^{14} n_{eq}/cm^2$ 辐照后)

.....The testing and validation of COFFEE2 are still in progress.





COFFEE2, the first prototype in 55nm HV-CMOS process



详情请见section4: "55nm HVCMOS单片探测器COFFEE2前端电路设计和测试",陆卫国

周扬-- COFFEE3设计研发

第四届全国辐射探测微电子学术年会(NME 2025)陕西 西安

Amplifier (discriminator off

3阱工艺的局限性问题



使用的工艺条件:影响设计方案

目前国产55nm工艺节点,成熟商业制程上最合适的条件:



- ▶ 阱结构: 三阱; 可实现信号收集极对像素内电路的包裹
- ▶ 晶圆电阻率: 10欧姆•厘米;

- ▶ 金属层数: 8+1层; 有利于最终大面积版图的走线
- HV工艺: 信号收集极 DNW 和 PSUB之间可承受 > 70V偏压; 在当前晶圆阻值条件下,耗尽深度约 10 - 20 μm; (对应1k-2k e-的信号总量)

更理想的工艺优化方向: 与多家国内厂商接触,已有一些初步意向



积极与国内各厂磋商,期望实现的调整:

综合性能;

- **替换高阻晶圆;**可大幅增加耗尽深度,可提升信号总量
 (2k-20k e⁻)、降低前端等效电容 -> 获得更高的信噪比;
- 微调阱的结构:增加Nwe11与DNW之间的隔离层,使得像素 内可集成复杂的数字电路 -> 大幅增加设计自由度,提升

...... Efforts are still on going

7 周扬 -- COFFEE3设计研发

第四届全国辐射探测微电子学术年会(NME 2025)陕西西安 2025.7.17

COFFEE3 设计思路

MAPS的性能由 sensor + ASIC共同决定,工艺条件极大的影响sensor的性能,在国产55nm工艺尚未理想的情况下, COFFEE3 设计重点在验证读出电路构架和核心功能模块的实现:

- ◆ 工艺条件的优化: 在并行的继续推动
 - ▶ 推动国产55nm MAPS 技术/工艺的发展,以获得未来探测器性能和设计自由度的进一步提升;
- ◆ ASIC设计,基于未来优化后的工艺条件,满足探测器综合性能需求
 - ▶ 位置分辨:~10 μm (单方向);主要由像素尺寸决定
 - ➢ 时间精度: ~5 ns;
 - ▶ 功耗: <200 mW/cm²;
- ◆ 对未来发展的考虑:挖掘先进工艺节点的潜力,利用好 180nm -》 55nm的收益
 - ▶ 更先进的工艺节点可以获得信号处理速度、功耗、TID等方面的收益;
 - ▶ 更高的集成度也可转换为需要的性能优势:相同数字功能面积约为180nm上的1/10

8

2025.7.17

COFFEE3整体版图和构架



- ◆ 两种读出构架设计方案:对应不同指标优先级和工艺条件
 ▶ 构架1:像素内NMOS设计,相对低功耗方案,可基于三阱工艺;
 - ▶ 构架2: 像素内CMOS设计,可应对更高击中率 的方案,需要基于未来四阱工艺;
 - > 与像素阵列匹配的外围数字读出电路;
- ◆ 必要的外围功能模块: DLL、LVDS、PLL等; IP积累、 整体功耗评估;
- ◆ Passive diode 阵列: 与两种方案的像素尺寸对应,

用于sensor和工艺的进一步研究;

PLL设计详情请见section4: "应用于CMOS像素探测器的高性能领相环电路设计",施展

周扬 -- COFFEE3设计研发

LVDS driver/receiver

COFFEE3 版图, 面积3×4 mm². 2025.1月提交, 本周收到芯片

DLL



读出构架方案

方案1:像素内NMOS设计、完成数字化后,并行传输到阵列 底部,在阵列底部打时间标记。可基于当前3阱工艺



方案2:像素内使用完整的CMOS设计,集成像素级别的TDC模块,粒子 击中信息(到达时间、结束时间)记录在每个像素本地,再按优先级 次序读出到阵列底部;需要优化后的四阱工艺



◆ 像素内电子学相对简洁: 适用于低功耗优先级较高、hit density 不高的场景(< 35 Mhz) ◆ 像素内电子学相对复杂:适用于高hit density场景 (>100Mhz),功耗略高;

2025.7.17

10

一些关键性能的仿真结果

位置分辨: 像素尺寸决定下限

COFFEE3中实现的单像素版图面积:

 方案1: 40 μm×100 μm
 方案2: 40 μm×145 μm

 像素内部横向预留了大量空面积
 COFFEE3中像素内设计面积基本用满,但版

 给全尺寸阵列布线
 图仍然有优化空间,可扩展到全尺寸阵列

生产后实际获得的像素尺寸是版图面积按比例缩小后的结果(65nm工艺,图形按0.9比例缩小后获得55nm工艺)

两种方案流片后实际的像素短边边长: 40 × (0.9) = 36 μm

该方向位置分辨最差情况(cluster size = 1): $36/\sqrt{12} \approx 10 \, \mu m$

2025.7.17

时间分辨:多重因素影响









高阻、全耗尽HV-CMOS工艺中MIP粒子产生的总信号量:约2k->20k e⁻

周扬 -- COFFEE3设计研发

13

第四届全国辐射探测微电子学术年会(NME 2025)陕西西安

时间分辨: Time-walk的影响

构架1: CSA+NMOS比较器

构架2: CSA+CMOS比较器



时间分辨:噪声的影响



15

- ➢ 对于像素之间阈值的不一致性(FPN)噪声:每种像素内部均集 成了4-bit的DAC,可单独配置每个像素的阈值,调节后的影响预 期将大幅缩小,整体噪声贡献将主要来自于瞬态噪声;
- ➢ 三种结构瞬态噪声等效电荷分别为:~160 e⁻, ~ 256 e⁻, 97 e⁻, 在使用高阻晶圆后,仅为最小信号量的1/10左右;



周扬 -- COFFEE3设计研发

第四届全国辐射探测微电子学术年会(NME 2025)陕西西安

时间分辨: TDC量化噪声的影响

构架1: 在阵列底部打时间标记

构架2: 像素内集成基于延迟链结构的Coarse-fine TDC。 延迟锁定由阵列底部的DLL模块提供。



时间戳可使用内部40Mhz或由外部输入同源时钟: 160 Mhz或320 Mhz,分别对应25ns,6.25ns和3.125ns的时间 戳宽度;

周扬-- COFFEE3设计研发

16



像素阵列内使用40Mhz的粗时间戳(25ns周期),在单像素 内部,采用延迟链的结构,处理比较器的输出,将一个粗时间 周期分成6份,对击中事例到达(LE)前沿提供 4.16 ns的细时 间戳;

时间分辨目标: 区分23ns/25ns对撞间隔

$$\sigma_{t}^{2} = \sigma_{TW}^{2} + \sigma_{J}^{2} + \sigma_{TDC}^{2}$$
.
(4 ns) 2 (2 ns) 2 (2 ns) 2
高阻晶圆条件下,约1/10最小总信号量,预计<< (2 ns) 2

仿真时间分辨<5 ns

尚不包含利用TOT信息对前沿时间精度的补偿,未考虑时钟延迟([~]1ns,可补偿)、抖动(ps量级)等影响, 多个仿真参数基于参考经验值,最终结果以测试结果为准。

17

第四届全国辐射探测微电子学术年会(NME 2025)陕西 西安

功耗

构架1:

18

▶ 像素部分 10µW/pixel

构架2:

- ▶ 像素部分:
 - 模拟前端两种设计: 11.1 μW/pixel和9 μW/pixel;
 - 时钟分发功耗: 约 20 mW/cm²;
 - Fine-TDC: 只在有击中的像素工作;
 - 击中率相关的动态功耗: 暂未量化评估;

对应完整面积芯片,灵敏区域面积预估功耗:~138mW/cm²;

阵列外围模块	面积	频率	功耗
数字电路	/	40 Mhz	$\sim 40 \text{ mW/cm}^2$
PLL	360×360 µm2	160/320/640 Mhz	0.98/1.76/2.66 mW
LVDS接收器	70×140 μm2	40/160/320/640 Mhz/	1.13/1.58/2.18/3.38 mW
LVDS发送器	112×250µm2	40/160/320/640 Mhz	4.87/5.04/5.27/5.73 mW

阵列外围功能模块面积、功耗仿真值

2025.7.17

功耗和面积预估



第四届全国辐射探测微电子学术年会(NME 2025)陕西西安

挖掘先进工艺节点的潜力: 更高的集成度换取性能提升

--55nm工艺节点上,相同功能数字电路版图面积是180nm工艺上的~1/10。

阵列外围更多功能的集成

读出构架1:像素击中信息并行传输到阵列底部,打时间标记





One pixel column architecture in COFFEE3.

➤ COFFEE3 将每列像素分为4组,输入到4个不同的EoC模块,每个 EoC模块又分别包含了两个单独的状态机和时间标记计数器,可以 在粒子同时击中相邻像素,以及同一列多个像素同时着火的情况 下,依然提供准确的时间信息;

每列底部1个EoC逻辑模块,包含1个时间标记计数器,当计数率较高, 同一列像素比较器输出高电平时间有重合时,时间标记会不准确。

21



像素内更多功能集成



模拟前端、比较器、像素内DAC、优先级读出结构、存储器、TDC等均可集成在有限的像素面积内,进一步提升了HV-MAPS在高hit density 应用场景中提供高精度击中信息的能力。Hit density处理能力>100Mhz,更小的外围非灵敏区面积(<10%)。

22 周扬 -- COFFEE3设计研发

第四届全国辐射探测微电子学术年会(NME 2025)陕西西安

总结和展望

- ▶ 完成了55nm HV-CMOS商用工艺上的第二次设计流片COFFEE3;
- ▶ 鉴于工艺的不确定性,完成了两种不同的读出构架方案;
- ▶ 每种方案都包含了独立且相对完整的功能、关键节点单独引出(160个I0端口),各模块可单独测试(包括数 字电路),设计值满足项目关键指标的要求;
- ▶ COFFEE3的测试结果将验证设计思路和电路性能;
- ▶ 同步的工艺优化方面取得的进展将于COFFEE3测试结果(正在进行)一起,指导下一版COFFEE4设计的优化







2025.7.17





COFFEE3设计人员:

- 高能所: 李乐怡(山东大学/高能所)、张晓旭(南京大学/高能所)、赵梅、陆卫国、周扬;
- 浙江大学:邓建鹏、李鹏戌;
- 西北工业大学: 吴慧敏、赵泽煊、赵宇、魏政、魏晓敏;
- 大连民族大学:陈洋、王雨颉、施展;

COFFEE2的验证对下一步设计的重要输入:

- 高能所:项志宇、曾程、陆卫国、徐子俊、李一鸣
- 浙江大学:邓建鹏、李鹏戌、朱宏博



COFFEE3芯片在显微镜下的照片

2025.7.17