

集成可重构模拟神经网络加速器的像素型读出 ASIC 芯片设计

Thursday, 17 July 2025 16:18 (6 minutes)

Presenter: 程, 静思

Session Classification: Session 4