Speaker
宇超 夏
(中国科学院高能物理研究所)
Description
针对核电子学脉冲信号高速数字化处理中存在的前放脉冲尾部拖尾、基线恢复缓慢以及幅度涨落引起定时误差等问题，本文提出一种基于FPGA的数字极零相消与数字恒比定时相结合的脉冲时间提取方法。该方法首先对高速ADC采集的数字脉冲波形进行极零相消处理，利用数字滤波结构补偿探测器及前置放大电路引入的指数衰减尾部，缩短脉冲恢复时间，减小基线漂移对后续定时判别的影响。在此基础上，构建数字恒比定时模块，对处理后的脉冲信号进行延迟、比例衰减和差分运算，形成过零判别信号，从而抑制脉冲幅度变化带来的时间游走误差。系统在FPGA内部完成波形缓存、极零相消、恒比处理、过零检测和时间参数提取等功能。粗时间由系统时钟计数获得，细时间结合过零点附近采样数据进行线性插值计算，以提高数字定时分辨能力。相比依赖专用模拟电路或进位链TDC的方案，该方法具有结构灵活、参数可配置、易于与高速ADC采集及数据存储系统集成等优点，适用于多通道核脉冲信号的实时数字处理。实验与仿真结果表明，数字极零相消能够有效改善脉冲拖尾特性，数字恒比定时能够降低幅度涨落对定时结果的影响，提高脉冲时间提取的稳定性，为核电子学系统中脉冲信号全数字化处理与高精度时间测量提供了一种可行实现方案。
