Conveners
Parallel 1 - session 5 (detector)
- 详 周 (武汉大学)
-
建波 郑 (IHEP,CAS)12/08/2026, 08:35探测器口头报告
近年来，国际上高能物理领域发起多项基于正负电子对撞机的下一代大科学装置规划（FCCee、CEPC、ILC、LCF、STCF等）。部分项目已完成加速器、物理与探测器概念设计和技术设计报告发布，在大多基准探测器概念设计中，均采用了时间投影室（Time Projection Chamber, TPC）作为主径迹探测器。在低亮度时其拥有独特的技术优势，但在高亮度下由束流本底导致空间电荷效应，会显著影响 TPC 漂移电场的均匀性和探测性能，因此对束流本底评估和优化是 TPC 应用于未来高能对撞机实验的核心技术问题和研究热点。
本研究以解决束流本底这一关键问题为目标，紧密结合加速器与探测器的设计参数，系统全面开展了束流本底对高粒度读出 TPC 径迹探测性能的影响研究，建立了从模拟建模、性能分析以及优化解决的完整研究体系。基于完整软件框架，首先建立了涵盖 TPC...
Go to contribution page -
Jinxian Zhang12/08/2026, 08:50探测器口头报告
环形正负电子对撞机（CEPC）是一个以希格斯玻色子性质的精确测量及电弱物理、味物理的深入研究为核心科学目标的未来大科学装置，目前已发表技术设计报告。鉴于味物理等前沿课题对强子鉴别提出极高要求，CEPC对主径迹探测器的粒子鉴别（PID）能力提出了严苛的要求：被列为主径迹探测器基准方案的时间投影室（TPC），需在20 GeV/c动量范围内实现π/K分离度优于3σ的PID性能。为突破传统电离能损（dE/dx）测量对PID性能的限制，目前的CEPC-TPC采用高颗粒度Micromegas读出技术与簇团计数方法，有望显著提升PID能力。在这项技术中，读出pad的尺寸是影响PID性能与工程成本的关键参数。
Go to contribution page
本报告介绍课题组建立的TPC模拟软件框架，以及在该框架下针对CEPC-TPC进行的PID性能和读出pad尺寸优化研究。该框架基于Geant4与Garfield++，实现了从前端物理过程到后端... -
Ms Yue Chang (Central China Normal University (CCNU))12/08/2026, 09:05探测器口头报告
高精度带电粒子径迹测量是高能物理、核物理和稀有事例探测中的重要技术需求。随着暗物质直接探测、低能核反冲测量、短程带电粒子识别以及新一代高能物理实验的发展，探测器性能需求已由宏观径迹和能量沉积测量，进一步拓展到对气体中微观电离簇团结构、局部电荷分布等精细结构解析。传统毫米级Pad读出方式受限于读出单元尺寸，难以满足亚毫米尺度电离分布采样和短程径迹重建需求。因此，发展兼具高粒度、低噪声和低功耗特性的像素化直接读出技术，是提升气体径迹探测器精细测量能力的重要方向。
Go to contribution page
Topmetal系列像素芯片采用裸露顶层金属电极直接收集电荷，具有低噪声、高空间粒度和阵列化读出等特点，为气体中电离信号的直接测量提供了新的技术路线。基于Topmetal与气体微通道板(GMCP)耦合的探测技术已成功应用于Migdal效应实验，展示出Topmetal像素读出在微观径迹结构解析方面的应用潜力。
本报告将围绕To... -
Prof. 琪 严 (IHEP)12/08/2026, 09:20探测器口头报告
我国在先进大型精密硅基磁谱仪系统自主研制方面缺乏系统性经验和关键技术综合能力。硅径迹探测器作为精密粒子磁谱仪的核心，其研制涵盖探测器设计、高性能传感器、先进电子学、轻质高强度支撑结构、高效冷却系统及数据采集系统。项目团队以大工程建制为组织体系，围绕硅径迹探测器关键技术，以下一代磁谱仪实验为主线，系统推进高精度半导体径迹探测器及相关关键技术研发。通过结构设计、物理机理研究、工艺优化及性能表征，研制国际首款兼具优于40 ps时间分辨和优于10...
Go to contribution page -
嘉健 张 (中国科学院高能物理研究所)12/08/2026, 09:35探测器口头报告
交流耦合低增益雪崩二极管（AC-LGAD）作为兼具高时间分辨和高空间分辨能力的4D硅探测器技术，在未来高能物理对撞机实验（如CEPC、FCC等）中具有重要应用前景。本报告将介绍我们在AC-LGAD传感器研发、专用读出ASIC（LATRIC）开发以及配套测试体系方面的最新进展。在条型AC-LGAD传感器研发方面，设计目标为实现约40 ps时间分辨能力与约10...
Go to contribution page -
文豪 黄 (中国科学院高能物理研究所)12/08/2026, 09:50探测器口头报告
本文基于SMIC 55nm CMOS工艺，设计并制造了单片集成的单光子雪崩二极管（SPAD）探测器及其跨阻放大器（TIA）读出电路。本工作设计了两种不同的SPAD结构：浅结雪崩区结构（结构一）与深结雪崩区结构（结构二）。这两种结构的探测器均包含单像素、3×3阵列及5×10阵列三种规格。读出部分集成了具有三档可调增益的TIA电路，其反馈电阻可分别设置为500 Ω、3 kΩ与12 kΩ，以适应不同测试环境下的增益需求。
Go to contribution page
目前，该芯片已完成流片与初步功能测试。静态I-V测试结果表明，两种结构的探测器均具备SPAD的雪崩击穿特性，且光照下初级漏电流呈现增加趋势。现阶段重点对结构一的5×10阵列进行了光子响应评估：采用波长625 nm、频率4 MHz、脉宽5...