



2026年4月考核报告

报告人：李灿明

导师：朱科军，赵京周

专业：核技术及应用

时间：2026.4.23

报告主要内容：CMS二期升级中的iRPC项目



■ iRPC&EMTF触发链路开发与联调：

- 数据打包与传输固件开发
- CERN 904 lab联调系统搭建与测试
- CERN point5 电子学间联调系统搭建

■ iRPC ATCA系统新固件开发：

- Serenity板卡光纤链路稳定性测试
- 基于GTY硬核实现GBT传输协议

■ 基于mTCA的后端电子学系统级设计：

- TTC模块开发
- 多板卡慢控固件开发
- 多板卡DAQ程序开发

■ 其他工作：


- QC测试/束流测试
- 系统维护

iRPC&EMTF触发链路开发与联调：




研究目的

- iRPC 探测器的击中信息由前端电子学采集，后端电子学在完成簇查找以及角度转换之后，将其作为iRPC的触发条件（TP）输出给端盖缪子寻迹器（Endcap Muon Track Finder, **EMTF**），和其他探测器的信息一起用来进行端盖区的Muon 径迹查找。
- 在run3取数阶段，需要在原型机上开发iRPC连接EMTF这部分固件，与EMTF联调进行功能验证。
- 固件主要功能模块：数据合并算法实现、CSP协议



CMS 二期升级Muon探测器的触发系统结构



触发数据读出固件架构

iRPC&EMTF触发链路开发与联调:




■ CERN 904 lab联调系统搭建与测试

- 在904 lab EMTF机箱中搭建了测试平台, 采用dummy数据进行链路传输验证, 能准确接收预设数据
- 进行了多日链路稳定性测试, 无误码, crc校验准确

ILA Status: Idle	
Name	Value
> i_rpc_link/rx_data_ila[0]_23[63:0]	0000ddb30000ddb2
> i_rpc_link/rx_data_ila[1]_22[63:0]	0000ddb50000ddb4
> i_rpc_link/rx_data_ila[2]_21[63:0]	0000ddb70000ddb6
> i_rpc_link/link_id_ila[7:0]	00
> i_rpc_link/crc_match_ila	1

无误码




EMTF板卡

后端电子学板卡

■ CERN point5 电子学间联调系统搭建


- 在P5电子学间, iRPC与EMTF位于不同机柜, 使用长光纤搭建了测试链路
- 等待接入系统TCDS信号后进行真实触发数据传输测试



基于mTCA的后端电子学系统级设计




- **多板系统开发**: 在项目此前单板系统基础上进行机箱多板系统开发, 计划在2026 long shut down前进行系统级取数
- **TTC固件开发**: 在后端固件上开发相应功能模块, 各板卡由机箱背板接收来自AMC13板卡分发的系统时钟/Trigger/BC0信号



后端电子学板卡

AMC13板卡

- **多板慢控系统开发**: 通过设计emulator eeprom固件实现了修改sitcp默认mac/ip地址, 在同一上位机对多板卡进行sitcp慢控配置
- **多板卡DAQ程序开发**: 将目前针对单板开发的上位机daq软件进行多路扩展, 在同一上位机建立多条tcp数据传输链路
- **系统**已在北京实验室通过了模拟数据测试, 使用来自AMC13分发的随机trigger, 可以稳定取数




iRPC ATCA系统新固件开发




■ Serenity板卡硬件测试：获得首批CMS二期升级后端通用ATCA板卡serenity，在cern 904实验室搭建开发系统，在单板上对应安装了前端链路/触发链路/DAQ链路光模块，并通过自回环ibert工程进行链路稳定性测试，链路稳定无误码

Time	TX	RX	Status	Bits	Errors	BER	BER1 Reset	TX Pattern	RX Pattern	TX Pre-L
Ungrouped Links (0)										
Found Links (12)										
Auto detected link 0	Quad_233/MGT_X1Y52/TX (xcvu13p_0)	Quad_233/MGT_X1Y52/RX (xcvu13p_0)	10.258 Gbps	4.985E12	0E0	2.006E-13	Reset	PRBS 7-bit	PRBS 7-bit	0.01 dB
Auto detected link 1	Quad_233/MGT_X1Y53/TX (xcvu13p_0)	Quad_233/MGT_X1Y53/RX (xcvu13p_0)	10.260 Gbps	4.985E12	0E0	2.006E-13	Reset	PRBS 7-bit	PRBS 7-bit	0.01 dB
Auto detected link 2	Quad_233/MGT_X1Y54/TX (xcvu13p_0)	Quad_233/MGT_X1Y54/RX (xcvu13p_0)	10.258 Gbps	4.985E12	0E0	2.006E-13	Reset	PRBS 7-bit	PRBS 7-bit	0.01 dB
Auto detected link 3	Quad_233/MGT_X1Y55/TX (xcvu13p_0)	Quad_233/MGT_X1Y55/RX (xcvu13p_0)	10.262 Gbps	4.975E12	0E0	2.01E-13	Reset	PRBS 7-bit	PRBS 7-bit	0.01 dB
Auto detected link 4	Quad_234/MGT_X1Y56/TX (xcvu13p_0)	Quad_234/MGT_X1Y56/RX (xcvu13p_0)	10.260 Gbps	4.975E12	0E0	2.01E-13	Reset	PRBS 7-bit	PRBS 7-bit	0.01 dB

■ 开发平台搭建：使用xilinx xvc服务器对板卡进行远程固件烧写与调试；板卡搭载zynq芯片，部署了Almalinux系统，通过基于ipbus的智能化硬件管理平台SMASH对板上FPGA/FIREFLY光模块/可配置时钟芯片等进行上电/复位等控制。在北京310实验室和cern904实验室均搭建了调试平台



serenity
板卡



ATCA机箱

基于GTY硬核实现GBT传输协议





GTY硬核设计:

- GBT协议是phase2阶段iRPC前后端电子学之间数据与慢控传输所采用的链路协议，官方工程仅支持GTH/GTX
- 后端电子学平台Serenity板卡使用vcu13p FPGA芯片，搭载GTY高速串行收发器，需自行设计底层硬核
- 结合serenity单板时钟资源，重新设计GTY发送端的时钟架构，修改跨时钟域模块设计，在serenity板卡上进行自回环测试，能成功建立链路

解决链路延迟不确定性:

- GTY使能TX端buffer后，每次复位读写时钟相位随机抖动，会造成数据传输延迟波动，经过自回环测试，抖动超过1BX，无法接受
- 复现Xilinx团队提供的通过相位插值器，锁定buffer深度至半满后开启数据传输的方案，成功实现确定性延迟

GTY TX CLK Domains



相位插值调整功能框图

其他工作及后续计划



- 参与RPC合作组904实验室的探测器质量测试与GIF实验室的束流测试，进行系统debug与维护
- 后续计划：
 - 在P5使用系统级后端电子学系统，在LHC停机前完成所有iRPC探测器的取数测试
 - 在P5完成与EMTF的真实簇团数据传输联调与后续分析
 - 继续进行ATCA固件开发，并进行DTH板卡平台搭建与相关操作学习

请各位老师批评指正！

