

1. TCAD (Technology Computer-Aided Design) 是基于设定的边界条件, 借助计算机强大的计算能力, 对半导体内部的三种核心物理方程进行数值求解, 进而模拟半导体器件的制造过程和电学性能:

Poisson 方程:

$$\nabla^2 \psi = -\frac{\rho}{\epsilon} = -\frac{q}{\epsilon} (p - n + N_D^+ - N_A^-)$$

电子连续性方程 (Electron Continuity Equation):

$$\frac{\partial n}{\partial t} = \frac{1}{q} \nabla \cdot \mathbf{J}_n + G_n - R_n$$

空穴连续性方程 (Hole Continuity Equation):

$$\frac{\partial p}{\partial t} = -\frac{1}{q} \nabla \cdot \mathbf{J}_p + G_p - R_p$$

做 TCAD 仿真的目的与意义在于:

- 直观观测: 能够直观看见器件内部的载流子、电场、电势分布, 帮助深入了解器件的工作状态。
- 高效设计: 可以进行极其丰富的参数组合尝试, 相比在晶圆厂 (Fab) 直接流片测试, 极大地降低了时间与经济成本。
- 特殊研究: 在设计探测器时, 可以通过引入辐射损伤模型, 相对简单、安全地进行器件辐照退化表现的相关研究。


2. 不是。网格划分并非越精细越好。

- 过密网格的弊端: 会导致节点数量剧增, 大幅增加计算时间和内存消耗, 且极易引发数值求解时的底层矩阵不收敛 (发散)。
- 过疏网格的弊端: 无法精确捕捉物理量的剧烈变化, 导致仿真失真。
- 网格划分原则: 应遵循“关键区域加密, 平缓区域放宽”的非均匀网格划分策略。在 PN 结区、高电场区、结终端 (如 JTE) 以及电荷变化剧烈的界面处必须精细加密网格; 而在掺杂均匀、电场平缓的体区则应适当放宽网格, 以平衡仿真精度与计算效率。

3. 在原 PIN 二极管代码基础上, 引入 JTE (结终端扩展) 结构:


```
(sdedr:define-gaussian-profile "DD.JTE" "BoronActiveConcentration" "PeakPos" 0 "PeakVal" 1e16 "ValueAtDepth" 6e12 "Depth" 5.0 "Gauss" "Factor" 0.1)
(sdedr:define-refeval-window "Baseline.JTE" "Line" (position Xanode Ymax 0) (position XJTE Ymax 0))
```

(sde:define-analytical-profile-placement "PL.JTE" "DD.JTE" "Baseline.JTE" "Positive" "NoReplace" "Eval")



击穿电压变化：

未添加 JTE 结构时，器件由于边缘电场严重集中，反向击穿电压仅为约 -130 V；添加 JTE 结构后，表面电场集中效应得到极大缓解，反向击穿电压显著提升至约 -680 V。对比如图所示：



4. 选择 **5.3E16** 这组参数比较合适。

- 物理机理分析：增益层(P+)的掺杂浓度直接决定了 DC-LGAD 内部耗尽区内的峰值电场强度。根据泊松方程，空间电荷区内的电场梯度与掺杂浓度成正比。增益层中的电场分布呈现陡峭的三角形，其顶峰位于 $N^{++}-P^{+}$ 结界面处，而雪崩倍增效应主要依赖于该局部高场区。
- 浓度过高(**5.5E16**)：增益层的电荷密度过大，导致内部的电场梯度极其陡峭。在极低的反向偏压下，结界面的峰值电场就会迅速达到硅材料的雪崩电离临界电场(约 $3E5$ V/cm)。这会导致器件在尚未全耗尽、甚至高阻漂移区(P-)还没开始起到收集电荷作用时，就过早地发生雪崩击穿(击穿电压可能远低于 200 V)。
- 浓度过低(**5.1E16**)：增益层的电荷密度不足。即使施加了较高的反向电压，耗尽区向深处快速扩展，也无法在 3微米深处建立起足够强的局域雪崩倍增电场。此时雪崩倍增因子 M 极低，增益机制实际上失效，器件性能向普通的 PIN 二极管退化，导致击穿电压大幅上升并远超目标工作区间(可能高于 500 V)。
- 结论：只有选择中等适中浓度的 **5.3E16**，才能保证在器件完全耗尽并建立稳定漂移电场的同时，使局域峰值电场在反偏电压精确处于 200-300V 区间时达到雪崩临界值。此时器件既能保证产生合适的电荷倍增增益(通常为 10-20)，又能维持自停止的稳定工作状态。

5. 采用 N^{++} 接触 —— P^{+} 增益层 —— P^{-} 型高阻硅 —— P^{++} 接触这种主流结构的原因如下：

- 碰撞电离率差异：在硅材料中，电子的碰撞电离率远大于空穴的碰撞电离率。要获得稳定且高效的倍增增益，必须保证进入高场倍增区的载流子主要是电子。
- 电场方向与载流子漂移：在该结构全耗尽时，器件内部电场方向自上向下(从顶部的 N^{++} 指

向底部的 P++)。

- 倍增过程：当器件在高阻 P- 体区内因辐射或光照产生电子-空穴对时，生成的电子会在逆电场作用下向上漂移。由于高电场 P+ 增益层正好位于靠近顶部的区域，向上漂移的电子在进入 P+ 增益层时会引发剧烈的碰撞电离，从而实现最大化的雪崩倍增效应。
- 反向结构对比：如果采用 P++ 接触 —— N+ 增益层 —— N- 型高阻硅 —— N++ 接触的相反结构，电场方向将自下向上，漂移经过顶部高场 N+ 增益层的载流子将变成空穴。由于空穴电离率极低，器件将无法获得足够的信号放大增益。