第二十三届全国核电子学与核探测技术学术年会（NED2026）

10.24 Gbps SST串行发送器ASIC设计

Not scheduled

20m

登封

口头报告 电子学

Speaker

Mr 青康 吴

Description

高能物理实验探测系统中的前端读出电子学对高速长距离数据传输需求日益迫切。本文在55 nm CMOS工艺上实现了一款传输速率达到10.24 Gbps 的串行数据发送ASIC，核心电路使用环振型锁相环（ROPLL）产生时钟，选用二叉树型多路选择器实现16路并行数据到1路串行数据的转换（MUX16t1），并采用源级串联终端型驱动器（SST）来加重和传输数据流。其中，ROPLL包含8条子带和40多种倍频因子，能提供0.60~5.57 GHz的时钟；输入40 MHz参考时钟，输出频率在2.56和4.96 GHz时，实测随机抖动（Rj）分别约1.1 ps和0.8 ps，总抖动（Tj）分别约20.2 ps和12.9 ps。MUX16t1采用CMOS逻辑实现了11.09Gbps的串行化功能。SST驱动器则采用一种边沿预加重技术，可以缓解高速数字信号在信道中的高频衰减；同时具有输出阻抗、加重强度和加重时长这三种可编程调节，用以适配多种传输信道；在相同传输信道和相当的输出性能时，相比传统电流模逻辑（CML）驱动器具有更低的功耗。初步测试表明整个SST发送器工作在10.24 Gbps数据率时，总功耗约74.4 mW, Tj 约36.7 ps，眼宽和眼高分别为73.4 ps和590.6 mV。详细的测试、包括误码率和TID等测试将继续进行并后续报告。