Speaker
欣怡 刘
(成都理工大学)
Description
脉冲堆积效应是制约高计数率下γ能谱测量精度的主要因素。由于闪烁体探测器输出脉冲具有一定宽度和指数衰减尾部，相邻脉冲易发生堆积，导致脉冲幅度失真，进而引起能谱畸变、能量分辨率下降，并影响后续核素识别与定量分析。针对传统快慢双通道堆积拒绝方法中快成形通道选取对堆积识别效果影响显著的特点，本文提出一种基于核信号前端模拟电路结构的冲激脉冲成形算法用于高计数率γ能谱测量。由于冲激脉冲的成形时间极短，具有优秀的时间分辨能力，能够有效识别峰堆积和尾堆积事件，最终可有效改善 γ 能谱测量系统测量得到的能谱谱形，并提升能量分辨率。该算法通过现场可编程门阵列（Field Programmable Gate Array, FPGA）进行硬件实时部署，并基于NaI(Tl)探测器与自主研发的 γ 能谱测量系统开展实验验证。实验采用不同活度的137Cs放射源模拟宽范围计数率环境，系统评估算法的堆积抑制性能。结果表明，在高计数率条件下，该算法显著改善能谱畸变并提升能量分辨率：当输入计数率为198.74kcps时，相较于未处理谱，FWHM由9.04%@0.662MeV改善至7.96%@0.662MeV，有效抑制尾堆积引起的峰形展宽与畸变；在输入计数率由59.13kcps增至198.74kcps的过程中，算法对高能区背景的堆积抑制率始终高于70% ，显著降低峰堆积造成的高能区背景增加。此外，未对本底中40K的1.461 MeV特征峰产生误剔除。
Primary author
欣怡 刘
(成都理工大学)
