Speaker
梦明 潘
(华中师范大学)
Description
随着空间低能X射线偏振探测任务的发展，探测器对高时间分辨率、大面阵像素读出和低功耗集成提出了更高要求。传统像素内高精度时间测量方案通常需要在像素中集成TDC或复杂计数电路，当阵列规模增大时，会带来较大的面积和功耗开销，同时增加布线和参考时钟扇出的复杂度，限制了其在大面阵像素芯片中的应用。针对上述问题，我们采用基于可控延迟链的时间测量读出方案，将像素内独立时间量化转化为阵列内信号传播延时差测量，从而在降低像素级电路复杂度的同时实现高精度时间读出。
该方案在像素阵列中构建预设的信号传播路径，粒子击中像素后，经电荷敏感放大器和比较器产生事件触发脉冲，随后进入像素内可控延迟链，并沿不同方向逐级传播。通过比较触发信号在不同延迟路径末端的到达时间差，可以获得事件的位置信息和时间信息。
为实现对原型芯片输出时间差的数字化读出与系统化测试，该方案搭建了基于FPGA-TDC的测试读出平台。该平台采用抽头延迟线结构进行细时间测量，并结合粗计数器、优先编码器和查找表校准模块，完成对ASIC-II双路输出脉冲时间间隔的测量。
测试结果表明，采用基于FPGA的TDC测试方法，对ASIC-II双路输出波形的时间间隔进行数字化测量，测试系统实现了约10ps的时间测量精度，延时可控范围为2.34ns至82.47ns，验证了该可控延迟链时间读出架构及测试方法的有效性。
