Speaker
宇鑫 崔
(中国科学院高能物理研究所)
Description
高能物理（HEP）实验日益依赖复杂的专用集成电路（ASIC），这推动了对灵活可编程架构的持续需求。本文提出并设计了一款基于RISC-V架构的系统级芯片（SoC），作为ASIC的通用控制与配置中心。该SoC集成了具备3级流水线的轻量级32位tiny_riscv处理器，支持通过固件执行C语言程序，以高效管理寄存器并实现I²C、SPI等多种通信协议。该SoC作为核心控制单元，计划首次应用于面向低增益雪崩光电二极管（LGAD）读出的专用ASIC——LATRIC中，并采用55纳米CMOS工艺成功完成了流片。流片后测试结果表明，该芯片的功能与性能指标均符合设计预期。目前，团队正围绕该SoC进一步开展抗辐照加固技术研究，以及针对高能物理特定场景的硬件加速算法开发。本报告将详细介绍该SoC的架构设计、在LATRIC芯片中的应用实现、流片测试结果，并展望其在未来HEP实验中的广阔应用前景。
