Speaker
Mr
亮军 韦
(清华大学工程物理系)
Description
面向粒子加速器等领域对高速波形数字化的需求，传统分立架构面临时钟需求复杂、高速接口资源开销大及设计复杂等制约。RFSoC通过高度集成射频收发前端与片上时钟网络等有效克服了上述局限，为多通道射频直接采样与重建提供了理想平台。在此基础上，结合前期自主研制的RFSoC核心板（ZYNQBeeRF47），我们设计并实现了一款高速多功能配套底板（WRX701）。该底板配置了8通道ADC输入接口用于高频信号直接采样，与8通道DAC输出接口用于宽带信号重建，并集成了双QSFP光通信接口与以太网等复合接口。核心板与底板之间依托高密度、宽带板对板连接器（Samtec ADM6/ADF6系列）实现了稳定可靠的电气互连。在模拟前端网络设计中，系统采用GHz级宽带全差分运算放大器；通过对外围匹配电路的精细化调节，保障了系统在GHz级工作带宽下的闭环稳定性。此外，建立了从运放端至RF ADC/DAC管脚的全链路S参数仿真模型，有效指导了抗混叠滤波器的设计与级联优化；同时针对包含ADM/ADF接插件在内的长距离物理走线实施了严格的阻抗匹配，大幅提升了全链路阻抗的一致性与高频相移的可控性。初期测试结果表明，ADC前端信号链路的-3dB带宽达2GHz，且在DC至1.9GHz频段内的带内平坦度优于±1dB；DAC链路的-3dB带宽达1.3 GHz，DC至1GHz带内平坦度控制在±1.3dB以内。更多系统级测试细节将在报告中进一步展开。
Primary author
Mr
亮军 韦
(清华大学工程物理系)
