Speaker
Ye Ding
(IHEP,UCAS)
Summary
该探测器系统由前端探测器模组和后端读出电子学组成。前端探测器模组中，探测器像素尺寸为150um x 150um，阵列大小有 64x64 pixels 和128x128 pixels 两种；读出ASIC采用积分型读出模式，且每个像素单元内针对不同信号大小实现三档增益的自动放大，读出帧频为10kHz，等效计数率在12keV下可以达到108。后端读出电子学中，硬件设计采用“背板+读出控制板”两段式结构, 背板扇出前端探测器模组的信号，读出控制板可为探测器模组提供电源和高压，同时采用ZYNQ + FPGA的硬件架构，通过软硬件协同设计，完成探测器的读出配置，便于数据压缩算法等硬件算法的开发，可构建独立的探测器系统。同时数据也可通过万兆传输到上位机，上位机软件基于PyQt5开发，可实现数据存储及参数配置，并采用多线程实现二维图像的动态抽帧显示。该探测器系统可以实现12keV下10k高帧频和108高等效计数率的探测。
Primary author
Ye Ding
(IHEP,UCAS)
