1. IE browser is NOT supported anymore. Please use Chrome, Firefox or Edge instead.
2. If you are a new user, please register to get an IHEP SSO account through https://login.ihep.ac.cn/registlight.jsp Any questions, please email us at helpdesk@ihep.ac.cn or call 88236855.
3. If you need to create a conference in the "Conferences, Workshops and Events" zone, please email us at helpdesk@ihep.ac.cn.
4. The max file size allowed for upload is 100 Mb.
9–11 Aug 2023
湖北
Asia/Shanghai timezone

NνDEx实验数据读出链路的设计和验证

10 Aug 2023, 16:38
12m
三楼多功能厅02 (华龙城好风光)

三楼多功能厅02

华龙城好风光

Oral 核电子学及其应用的研究成果 第二分会场(RBS4)

Speaker

磊 郎 (华中师范大学)

Description

NνDEx是一个利用高压SeF6气体时间投影室(Time Projection Chamber,TPC)寻找82Se的无中微子双贝塔衰变的实验。前端电子学测量无雪崩放大的情况下漂移到端盖的离子电荷。端盖的读出平面约由15000个传感器组成。电子学如何有效地从所有传感器读取数据至关重要。本文主要介绍数据读出链路数字部分的设计和验证。用于验证的原型系统包含前端小型数字传感器阵列、数据聚合模块和后端数据获取系统。
后端数据获取(DAQ)系统基于PCIe架构,主要硬件为支持24路双向光纤通信的PCIe板卡,从板卡到服务器的数据吞吐量可达约180 Gbps。该卡支持28Gbps光链路传输,但采用较慢的QSFP模块就可满足NνDEx实验需求。前端数字阵列模块包含20个单元,用于验证芯片间数据互传以及与数据聚合模块的双向低速通信(40~50 Mbps)。数据聚合模块将放置在读出平面边缘,目的是实现低速链路到高速链路的双向转换,减少外连电缆的数量,将有助于降低电子学的放射性本底。该模块上的高速收发芯片低速端连接数字芯片阵列边沿的I/O,其高速端则与后端DAQ系统进行双向通信。基于以上电路模块,我们对双向数据链路进行了验证和评估。对于下行链路,PCIe固件将来自服务器的命令编码后发送到数据聚合模块解码,最终命令转发到数字传感器阵列的边沿数字I/O。对于上行链路,编码数据通过数字I/O链路传输,最终被收发器汇总并进行8B10B编码。数据发送到DAQ板卡后被解码并最终发送到服务器。

Primary authors

磊 郎 (华中师范大学) Kai Chen (Central China Normal University) Tianyu Liang (Central China Normal University) dou zhu (Central China Normal University) le xiao (Central China Normal University) xinyue song (Central China Normal University) ziyi he (Central China Normal University) zongyang yu (Central China Normal University)

Presentation materials

There are no materials yet.