Speaker
Description
对于未来LHC上的4D探测器像素，每通道功耗降低到uW量级是重要挑战。为了有效减小功耗同时保证分辨率和死时间等参数，我们设计了一个两极时间放大TDC。目前基于分立元器件（例如SMT晶体管或电容）设计，可以用100MHz时钟达到好于100ps的时间分辨率，对于未来在ASIC设计中用CMOS工艺实现有重要参考意义。文章已在JINST发表。
未来HL-LHC更新后，亮度将显著提高，导致每次束流通过产生大量质子对撞顶点，为了区分它们，LHCb的VELO探测器在保持极小像素的同时，需要添加好于50ps的时间分辨率，同时在功耗，辐射硬度，死时间等方面都有高要求。目前，还没有能在这个4D ASIC中同时达到每通道uW功耗和50ps时间分辨率的方案。
时间拉伸是一种可以达到极低功耗的TDC方案。基于以大小电流对电容充放电，可以将待测脉冲宽度放大从而可以用低频时钟达到高时间分辨率，当电流很小时这将显著减小功耗。但其面对的主要困难是时间拉伸导致的巨大死时间，在面对升级后极高的事件率时（每像素100kHz）是不可接受的。我们设计了两极时间放大TDC方案来减小转换时间。输入信号宽度$W$会首先放大$N$倍，并以低频时钟测量，测量后，余下的小于一个时钟周期的尾巴会被引出并再次放大$N$倍，并再次以低频时钟测量。这样在达到$N^2$放大倍数的同时死时间从$N^2W$降低为$2NW$。
该TDC需要对于电路参数进行大量优化，如选择多大时钟速率、每级设置多大放大倍数、时间放大单元的参数（电容、充放电电流大小等）调整等等。我们通过以分立元器件设计了TDC原型机从而可以低价的迭代参数。
该TDC原型机可以以100MHz的时钟和一个低价FPGA达到好于100ps的时间分辨率，相当于放大100倍。对于10ns的输入宽度范围，死时间小于200ns。同时，设计了包含一个信号发生器的板载刻度系统。该TDC原型机可以作为对未来ASIC实现的验证和参数优化平台，希望最终达到好于50ps时间分辨率和uW级别功耗。该系统对于许多需要100ps时间分辨率的情景也已经是一种可以使用的低价方案，例如中微子探测实验中的光电子时间展宽测量电路。
更多细节参考链接。
