第二十三届全国核电子学与核探测技术学术年会（NED2026）

Session

Parallel 2 - session 4 (electronics)

11 Aug 2026, 16:05

中州会堂 (中州华鼎饭店)

Conveners

Parallel 2 - session 4 (electronics)

• 雷 赵 (中国科学技术大学)

Contribution list Timetable

8. 基于分立元器件的两极时间放大TDC

衍博 褚 (清华大学)

11/08/2026, 16:05

电子学

口头报告

对于未来LHC上的4D探测器像素，每通道功耗降低到uW量级是重要挑战。为了有效减小功耗同时保证分辨率和死时间等参数，我们设计了一个两极时间放大TDC。目前基于分立元器件（例如SMT晶体管或电容）设计，可以用100MHz时钟达到好于100ps的时间分辨率，对于未来在ASIC设计中用CMOS工艺实现有重要参考意义。文章已在JINST发表。
未来HL-LHC更新后，亮度将显著提高，导致每次束流通过产生大量质子对撞顶点，为了区分它们，LHCb的VELO探测器在保持极小像素的同时，需要添加好于50ps的时间分辨率，同时在功耗，辐射硬度，死时间等方面都有高要求。目前，还没有能在这个4D...

57. 基于级联射频电路的皮秒脉冲信号获取方法研究

续航 张 (高能所)

11/08/2026, 16:20

电子学

口头报告

皮秒脉冲信号在光学通信、超快激光、半导体芯片测试等领域得到重要应用。在核电子学及核探测领域，作为具有超低时间抖动的参考信号，皮秒脉冲能够提供具有极高精度的时间戳，在多模块电子学系统的时间同步以及超快探测器的标定等方面发挥重要作用。目前的主流的皮秒脉冲信号产生方法由于电路结构复杂需控制较多的寄生参数，所以难以实现高集成度。本研究提出了一种基于级联射频电路的皮秒脉冲信号获取方法，包含初始脉冲信号的产生、皮秒信号沿的获取和信号放大。基于FPGA产生可任意调节频率和占空比的初始脉冲信号，之后通过基于SiGe工艺制造的高速比较器实现信号沿的转换，获得约30 ps的信号沿，随后通过工作在饱和状态的级联射频放大器实现信号放大，并通过可控的栅极电压实现对动态范围的调整，最终实现皮秒脉冲信号的获取。经实验验证，基于该方法获取的皮秒脉冲信号能够在占空比任意可调的条件下实现0~1...

95. LATRIC1——时间测量ASIC的精度分析与测试结果

Chuanye Wang

11/08/2026, 16:35

电子学

口头报告

为满足CEPC参考探测器外层径迹室对高精度时间测量的需求，设计了LATRIC系列读出芯片，目标通道间距为100  μm，时间分辨率为30  ps。在单通道原型LATRIC0的基础上，研制了8通道优化版本LATRIC1。
LATRIC1包含8个通道，其中通道2、3、6、7采用了基于LATRIC0测试结果改进的TDC核心。该TDC核心采用事件驱动的环形振荡器，支持到达时间（TOA）、过阈时间（TOT）和自校准（CAL）的同时测量。针对LATRIC0测试中发现的由工艺偏差、器件失配及信号扇出引起的非线性问题，LATRIC1在量化逻辑、器件尺寸和版图布局上进行了优化。
测试中，使用时钟触发的脉冲信号发生器产生与参考时钟具有固定延迟的脉冲信号作为待测信号，通过对多个事例的测量结果进行采样，评估LATRIC的时间测量精度。LATRIC0测试中，信号源抖动约为14...

100. AC-LGAD读出电子学

丽燕 金 (山东大学)

11/08/2026, 16:50

电子学

口头报告

为了应对高亮度大型强子对撞机(HL-LHC)带来的事例堆积和辐射问题，低增益雪崩探测器（LGAD）将被用于ATLAS的升级中。LGAD是一种高精度的硅基时间探测器，具有低噪声、高信噪比、快上升沿（约500ps）、良好的时间分辨和抗辐射性能和10-50的适中增益等优势。基于LGAD发展而来的交流耦合型LGAD（AC-...

123. 应用于TOF-PET的高精度时间数字转换器ASIC设计

伟 张 (武汉纺织大学)

11/08/2026, 17:05

电子学

口头报告

飞行时间正电子发射断层成像（Time-of-Flight Positron Emission Tomography, TOF-PET）是一种重要的核医学成像技术。为推动国产超快微通道板光电倍增管（Ultra-fast Timing Photomultiplier Tube, FPMT）在TOF-PET系统中的工程化应用，本研究围绕其读出电路中的时间数字转换器（Time-to-Digital Converter, TDC），开展了专用集成电路（ASIC）的研发工作。本研究基于SMIC 55 nm CMOS工艺，提出一种采用内插差分环形延迟链结构的TDC架构，该架构突破了工艺最小门延迟的限制，显著提升了时间分辨率与测量精度，采用系统时钟实现对延迟链的实时校准，进一步保障了测量的稳定性。第一版芯片于2025年8月完成性能测试，实测结果表明：该TDC的时间分辨率为13.35...

150. 10 Gsps采样率高速波形数字化ASIC研究

家军 秦 (中国科学技术大学)

11/08/2026, 17:20

电子学

口头报告

基于开关电容阵列（Switched Capacitor Array，SCA）的高速波形数字化技术具有采样速率高、功耗低、集成度高等优势，是核与粒子物理实验读出电子学前沿研究方向，其核心是高性能SCA ASIC设计。本工作针对高采样率实现、片内全数字化量化电路复杂度降低以及采样链路带宽不连续引起的波形失真等关键问题，提出了针对性解决方案并完成芯片设计、流片与测试验证。在高采样率采样时钟产生方面，提出基于双链内插延时单元的新型时钟产生结构，突破传统延时链结构限制。在量化电路设计方面，提出采样单元内部采保电路分时复用方法，以256个量化单元实现512的采样深度，显著降低量化电路复杂度。针对SCA采样链路带宽跳变导致的失真问题，提出环形延时链布局与环形采样顺序设计，消除了链首链尾跨越引起的波形畸变。在方法研究基础上，基于180 nm...