Speaker
Chuanye Wang
Description
为满足CEPC参考探测器外层径迹室对高精度时间测量的需求，设计了LATRIC系列读出芯片，目标通道间距为100 μm，时间分辨率为30 ps。在单通道原型LATRIC0的基础上，研制了8通道优化版本LATRIC1。
LATRIC1包含8个通道，其中通道2、3、6、7采用了基于LATRIC0测试结果改进的TDC核心。该TDC核心采用事件驱动的环形振荡器，支持到达时间（TOA）、过阈时间（TOT）和自校准（CAL）的同时测量。针对LATRIC0测试中发现的由工艺偏差、器件失配及信号扇出引起的非线性问题，LATRIC1在量化逻辑、器件尺寸和版图布局上进行了优化。
测试中，使用时钟触发的脉冲信号发生器产生与参考时钟具有固定延迟的脉冲信号作为待测信号，通过对多个事例的测量结果进行采样，评估LATRIC的时间测量精度。LATRIC0测试中，信号源抖动约为14 ps，TOA测量标准差的最差情况达到0.885 LSB。LATRIC1测试时，信号源抖动约为6 ps。单通道测试下，未优化的通道1测量标准差均好于0.7 LSB，优化后的通道2好于0.6 LSB；在多通道测试中，通道间的串扰导致电路总抖动增大，通道1和通道2均出现了约 0.8 LSB的统计分布。LATRIC1优化前的TDC核心平均LSB为29.8 ps，优化后降至27.8 ps。
当前测试结果表明，需抑制通道间串扰并优化电路结构，以减小电路引入的抖动。后续报告将给出更详细的精度分析，以及集成 TDC 核与前置放大器的测试结果。
Primary authors
Co-authors
Jingbo Ye
Xiaoting Li
(高能所)
