中国物理学会高能物理分会第十一届全国会员代表大会暨学术年会

高能环形正负电子对撞机（Circular Electron Positron Collider, CEPC）内层顶点探测器，对于重味夸克重建与分辨至关重要。为实现高精度的物理测量，对内层顶点探测器的物质量、空间分辨率、读出速度以及功耗等方面的性能提出了极严苛的要求。CMOS像素探测器（CMOS Pixel Sensor, CPS）技术在上述各性能方面具有很大的优势，是很有前景的候选探测器技术之一。自2015年起，CEPC顶点探测器研发团队开展了一系列的CMOS像素探测器芯片研发工作。根据最新的对撞机设计方案和电子束本底的研究结果，顶点探测器内层的最高击中率预计高达 ~107/cm2/s。为满足 CEPC 顶点探测器的最高击中率需求，研发团队开展一款名为TaichuPix的CMOS 像素探测器芯片的研发。采用180 nm CMOS 工艺，目前已经完成了两个小规模原型芯片(25 mm2) 的设计和验证，均能够满足高达 36 MHz/cm2 的击中率需求。本报告将介绍像素内读出电路的设计改进，以实现 25 μm 的像素间距和 40 MHz 的快速读出频率。像素阵列的读出基于一种改进型的“列级数据传输链”的读出结构，并设计了两种不同的像素数字读出电路作为对比方案。像素按照每两列一组排列，所有双列并行读出，以尽量减少死时间。列内有优先级编码器，在列末端有时间计数器以记录信号击中像素的时间戳。当其中一个像素检测到击中时，列末端电路以 25 ns的时间分辨率存储当前时间戳。在触发模式下，击中的时间戳（时间窗口为 175 ns）与触发信号匹配的数据被存至芯片级存储器。数据可通过高速串行数据接口输出至芯片外。本报告将介绍两颗TaichuPix 原型芯片的电学测试和放射源测试，以及电离辐射前后芯片功能和噪声、阈值性能的测试结果。